Cadence社と技術討論

アメリカカリフォルニア州サンフランシスコで開催されているDesign Automation Conference の会場にて、これまで研究を進めてきた電源ノイズを考慮した統計的タイミング解析手法について、Cadence社と有意義なディスカッションを行いました(2009/7/29)。

STARCから感謝状

2006-2008年度にSTARCと行ってきた共同研究が終了し、最終成果を報告しました。また共同研究について感謝状を頂きました(2009/5/15)。

"製造ばらつき、電源・温度変動を統一的に取り扱った静的タイミング解析技術"

LSIとシステムのワークショップ2009

北九州市で開催されたLSIとシステムのワークショップ2009でD2の榎並孝司君が研究成果をポスター発表しました。(2009/5/19)

"製造ばらつき、電源変動を統一的に取り扱った統計的静的タイミング解析手法"

本発表について、ICD 優秀ポスターアワードを受賞しました。

軽井沢ワークショップ 2009

軽井沢で開催された回路とシステム軽井沢ワークショップでM2の天木健彦君が研究成果を発表しました。(2009/4/21)

"マルコフモデルによるオシレータサンプリング方式真性乱数生成器の乱数品質解析"

VLD研究会(平成21年3月)

那覇で開催された電子情報通信学会VLSI設計技術研究会でD1の榎並孝司君、更田裕司君、M2の濱本浩一君が研究成果を発表しました。(2009/3/13)

"電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法"
"サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証"
"レイアウトを考慮した基板バイアスクラスタリング手法"

SELSE 2009

アメリカカリフォルニア州パロアルトの Stanford Universityで開催された IEEE Workshop on System Effects of Logic Soft Errors (SELSE) において、M1のDawood Alnajjarが研究成果の発表を行いました(2009/3/25)。

"A Coarse-Grained Dynamically Reconfigurable Architecture Enabling Flexible Reliability"

Stanford University訪問

アメリカカリフォルニア州パロアルトの Stanford University を訪問し、Prof. Subhasish Mitra とdesign for reliabilityや信頼性可変再構成デバイスについて、有意義なディスカッションを行いました(2009/3/23)。

IBM Austin Research Laboratory 訪問

アメリカテキサス州オースティンの IBM Austin Research Laboratory を訪問し、研究成果に関する講演を行うとともに、グループの広範囲な研究トピックについて多くの研究者と有意義なディスカッションを行いました(2009/3/13)。

"On-chip measurement of dynamic power supply noise and noise-aware statistical timing analysis"

SASIMI2009

那覇で開催されたSASIMI2009(The 15th Workshop on Synthesis And System Integration of Mixed Information technologies)でM2の高 永勲君が研究成果の発表を行いました(2009/3/9)。

``Coarse-Grained Dynamically Reconfigurable Architecture with Flexible Reliability''

IEEE関西支部 学生研究奨励賞

D1の榎並孝司君がIEEE関西支部より、学生研究奨励賞を受賞しました。ISPD2008での発表が評価されての受賞です。おめでとう。(2009/2/24)