嵩賞受賞

2008年3月に卒業した小笠原泰弘君が学生時代の研究成果に対して嵩賞を受賞しました(2009/11/10)。
おめでとう！

情報処理学会SLDM研究会

福井県の芦原温泉で開催された情報処理学会SLDM研究会において、M1の黒田弾君が研究成果の発表を行いました(2009/10/16)。

"低消費エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価"

Cadence Design Systems 訪問

アメリカカリフォルニア州サンノゼの Cadence Design Systems 社を訪問し、研究成果に関する講演を行うとともに、実用化の観点から多くの研究者と有意義なディスカッションを行いました(2009/9/17)。

"Static timing analysis with a unified approach to manufacturing and environmental variability"

CICC 2009

アメリカカリフォルニア州サンノゼで開催された IEEE Custom Integrated Circuits Conference (CICC) において、D2の更田裕司君が研究成果の発表を行いました(2009/9/14)。

"Adaptive Performance Compensation with In-Situ Timing Error Prediction for Subthreshold Circuits"

SOC Conference 2009

北アイルランドのベルファストで開催された IEEE SOC Conference (SOCC) において、今春卒業した二宮進有君の研究成果を橋本が代理で発表しました(2009/9/10)。

"Enhancement of Grid-based Spatially-Correlated Variability Modeling for Improving SSTA Accuracy"

Dr. Cliff Sze 来訪

IBM Austin Research Laboratory の Dr. Cliff Sze が研究室を訪問しました。午前中に講演の後、我々のアクティビティの概要を橋本から紹介しました。その後、詳細な内容について、学生の皆さんから説明し、有意義なディスカッションを行うことができました(2009/9/3)。

DAシンポジウム2009

加賀温泉で開催されたDAシンポジウムでD2の新開健一君、M1の郡浦宏明君、橋本が研究成果を発表をしました(2009/8/26-27)。

"広範囲な製造・環境ばらつきに対応したゲート遅延モデル"
"NBTIによる劣化予測におけるトランジスタ動作確率算出法の評価"
"電源ノイズや製造ばらつきによるクロックジッタ・スキューを考慮した統計的タイミング解析"

また、D2更田君の昨年のDAシンポジウム2008の発表について、優秀発表学生賞を受賞しました。

ISLPED 2009

アメリカカリフォルニア州サンフランシスコで開催された IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED) において、今春卒業した濱本浩一君の研究成果を橋本が代理で発表しました(2009/8/19)。

"Tuning-Friendly Body Bias Clustering for Compensating Random Variability in Subthreshold Circuits"

Cadence社と技術討論

アメリカカリフォルニア州サンフランシスコで開催されているDesign Automation Conference の会場にて、これまで研究を進めてきた電源ノイズを考慮した統計的タイミング解析手法について、Cadence社と有意義なディスカッションを行いました(2009/7/29)。

STARCから感謝状

2006-2008年度にSTARCと行ってきた共同研究が終了し、最終成果を報告しました。また共同研究について感謝状を頂きました(2009/5/15)。

"製造ばらつき、電源・温度変動を統一的に取り扱った静的タイミング解析技術"

LSIとシステムのワークショップ2009

北九州市で開催されたLSIとシステムのワークショップ2009でD2の榎並孝司君が研究成果をポスター発表しました。(2009/5/19)

"製造ばらつき、電源変動を統一的に取り扱った統計的静的タイミング解析手法"

本発表について、ICD 優秀ポスターアワードを受賞しました。

軽井沢ワークショップ 2009

軽井沢で開催された回路とシステム軽井沢ワークショップでM2の天木健彦君が研究成果を発表しました。(2009/4/21)

"マルコフモデルによるオシレータサンプリング方式真性乱数生成器の乱数品質解析"

VLD研究会(平成21年3月)

那覇で開催された電子情報通信学会VLSI設計技術研究会でD1の榎並孝司君、更田裕司君、M2の濱本浩一君が研究成果を発表しました。(2009/3/13)

"電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法"
"サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証"
"レイアウトを考慮した基板バイアスクラスタリング手法"

SELSE 2009

アメリカカリフォルニア州パロアルトの Stanford Universityで開催された IEEE Workshop on System Effects of Logic Soft Errors (SELSE) において、M1のDawood Alnajjarが研究成果の発表を行いました(2009/3/25)。

"A Coarse-Grained Dynamically Reconfigurable Architecture Enabling Flexible Reliability"

Stanford University訪問

アメリカカリフォルニア州パロアルトの Stanford University を訪問し、Prof. Subhasish Mitra とdesign for reliabilityや信頼性可変再構成デバイスについて、有意義なディスカッションを行いました(2009/3/23)。

IBM Austin Research Laboratory 訪問

アメリカテキサス州オースティンの IBM Austin Research Laboratory を訪問し、研究成果に関する講演を行うとともに、グループの広範囲な研究トピックについて多くの研究者と有意義なディスカッションを行いました(2009/3/13)。

"On-chip measurement of dynamic power supply noise and noise-aware statistical timing analysis"

SASIMI2009

那覇で開催されたSASIMI2009(The 15th Workshop on Synthesis And System Integration of Mixed Information technologies)でM2の高 永勲君が研究成果の発表を行いました(2009/3/9)。

``Coarse-Grained Dynamically Reconfigurable Architecture with Flexible Reliability''

IEEE関西支部 学生研究奨励賞

D1の榎並孝司君がIEEE関西支部より、学生研究奨励賞を受賞しました。ISPD2008での発表が評価されての受賞です。おめでとう。(2009/2/24)

TAU 2009

テキサス州オースティンで開催されたTAU(ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems)でD1の新開健一君が研究成果を発表をしました(2009/2/24)。

"A Gate Delay Model over Wide-Range of Process and Environmental Variability"

卒業論文

無事、卒業論文を書き上げ、発表を終えました(2009/2/20)。

黒田 弾, "低消費エネルギー動作に適した超低電圧プロセッサのアーキテクチャ設計"
郡浦 宏明, "動的再構成可能デバイスの経年劣化評価と劣化緩和法の検討"
高井 康充, "アクティブデカップリング容量による電源ノイズ低減の実機評価"
原田 諒, "中性子起因一過性パルスの測定回路と耐性可変フリップフロップの提案"

修士論文

無事、修士論文を書き上げ、発表を終えました(2009/2/16)。

阿部 慎也, "メッシュ型クロック分配網におけるばらつき自己補償によるスキュー低減手法"
高 永勲, "柔軟な信頼性を実現する粗粒度再構成可能アーキテクチャに関する研究"
二宮 進有, "クロック分配網と電源電圧変動を考慮した統計的タイミング解析"
濱本 浩一, "性能ばらつき補償のためのレイアウトを考慮した基板バイアスクラスタリング手法"

EDSFair 2009

横浜で開催されたEDSFairのユニバーシティブースにて、D1の更田裕司君、M1の天木健彦君、Dawood Alnajjar君が研究成果の発表を行いました(2009/1/22-23)。

ASP-DAC 2009

横浜で開催されたASP-DAC(IEEE/ACM Asia South Pacific Design Automation Conference)でD1の更田裕司君が研究成果を発表をしました(2009/1/20)。

``Trade-off Analysis between Timing Error Rate and Power Dissipation for Adaptive Speed Control with Timing Error Prediction''

本成果が日経のEDA-Onlineで紹介されました(紹介記事, ユーザー登録が必要です)。

また、UCSDと共同で検討を進めてきた成果についても発表を行いました。

``High Performance On-Chip Differential Signaling Using Passive Compensation for Global Communication''

これについてもEDA-Onlineで紹介されました(紹介記事)。

橋本はセッション"Power Analysis and Optimization"の座長を務めました(2009/1/20)。

橋本は、ASP-DAC2009のチュートリアル副委員長、ならびにプログラム委員を務めていました。