VLD研究会(平成21年3月)

那覇で開催された電子情報通信学会VLSI設計技術研究会でD1の榎並孝司君、更田裕司君、M2の濱本浩一君が研究成果を発表しました。(2009/3/13)

"電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法"
"サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証"
"レイアウトを考慮した基板バイアスクラスタリング手法"