IEEE 関西支部 学生研究奨励賞

IEEE 関西支部 学生研究奨励賞をD3の土井 龍太郎くん、陈 俊くん、昨年Dを卒業した 廖 望さんが受賞しました(2020/2/27)。それぞれ、ICCAD 2019, IEEE Trans. Components, Packaging and Manufacturing Technology, IEEE Trans. Nuclear Scienceでの論文が評価されての受賞です。

プレスリリース (ビアスイッチFPGA)

日本電気、京都大学、立命館大学、高知工科大学と実施してきたCREST研究成果をプレスリリースしました(2020/2/18)。新ナノデバイスであるビアスイッチをFPGA(Field　Programmable Gate　Array)のプログラム機能実現に利用することで、FPGAチップの12倍の高密度化実装に世界で初めて成功しました。また、AIアプリケーションに適したFPGAアーキテクチャを開発し、5倍のエネルギー効率向上が期待できること、半導体微細プロセスの採用により継続的な性能向上が期待できることを明らかにしました。

大阪大学からのプレスリリース
JSTからのプレスリリース

主な関連報道
日刊工業新聞 "12倍の実装密度 書き換え可能集積回路" 23面 (2020/2/18)
日経新聞(オンライン版) "阪大、次世代のFPGAチップにトランジスタを用いず12倍の高密度化実装に成功" (2020/2/18)
日経産業新聞 "チップのプログラム量12倍に" 5面 (2020/2/20)
PC Watch (Web) "阪大、FPGAの実装密度を12倍向上させる「ビアスイッチ」を開発" (2020/2/18)
日経クロステック (Web) "FPGAにブレークスルーか、ビア・スイッチで論理回路面積を1/10未満に" (2020/2/20)
EE Times Japan (Web) "ビアスイッチでプログラムするFPGAチップを開発" (2020/2/27)
EurekAlert! (Web) "A flexible brain for AI" (2020/3/9)
AlphaGalileo (Web) "A flexible brain for AI" (2020/3/9)
日経エレクトロニクス "ＦＰＧＡにブレークスルーか　チップ面積が１／１０未満に" (2020/4)

ISSCC 2020

サンフランシスコで開催された International Solid-State Circuits Conference (ISSCC) において、CRESTプロジェクトの研究成果を発表しました。(2020/2/19)。

"Via-Switch FPGA: 65nm CMOS Implementation and Architecture Extension for AI Applications"